IMPLEMENTASI ALGORITME HIGH PASS FILTER PADA FPGA MENGGUNAKAN PROSESOR NIOS II

Abstract

Image processing adalah teknik pengolahan citra yang aplikasinya banyak digunakan pada teknologi digital di segala bidang seperti militer, medis, pertanian, robotika, seni dan lainnya. Salah satu teknik image processing yang banyak digunakan adalah teknik penapisan atau filtering. High Pass Filter adalah salah satu contoh jenis filter yang digunakan untuk menapis sinyal dengan frekuensi tinggi. Algoritme High Pass Filter dapat diimplementasikan di berbagai platform perangkat keras baik komputer maupun embedded system. Implementasi High Pass Filter pada embedded system menghasilkan beban komputasi yang relatif berat sehingga membutuhkan waktu eksekusi yang lama karena karakteristik embedded system yang memiliki frekuensi clock rendah dan resource yang terbatas. Untuk mengatasi masalah tersebut maka dalam penelitian ini dirancang sebuah implementasi High Pass Filter dengan menggunakan FPGA dengan tujuan agar dapat meningkatkan komputasi dan mempercepat waktu eksekusi. Implementasi High Pass Filter ditulis dalam kode verilog kemudian disintesis menggunakan tool Quartus lalu diverifikasi pada FPGA Altera Cyclone IV EP4CE22F17C6N. Pengujian dilakukan dengan memverifikasi fungsi modul High Pass Filter dengan bantuan Nios II sebagai host prosesor. Hasil pengujian menunjukkan bahwa komputasi High Pass Filter pada FPGA dapat ditingkatkan menjadi 2.9 kali lebih cepat dibandingkan dengan ketika dijalankan diatas Nios II prosesor saja dengan kompensasi kenaikan jumlah Logic Element (LE) sebesar 22.4%.